跪求quartus fft ip核例化代码

不但要调用元件，还要给FFT模块送时序。最好的方法是参考FFT模块的手册。
最重要的信号是那个fft_start信号。
正逆变换的信号可以是固定的，unload信号也可以写固定的。
FFT计算完成后会给出fft_edone、fft_done以及dv（数据有效）信号，可以检测这几个信号看FFT是否计算完成。

例化一个IP核，程序产生相应的控制时序，按时序把输入数据送到IP核就可以了
可以从最简单的开始，把输入信号START一直置有效，然后仿真一下

感谢楼上两位！我试试看

你好，虽然您的问题已经提了两年了，但是依然还是想请教一下您当时问题是怎么解决的，我现在也遇到这个问题，非常期待您的回答，谢谢，我的QQ253610834

LS别用QQ啊，什么问题帖子里还讲不清楚?顺便教教后来人嘛

不知道小编找到答案了吗?我例化的我例化的IP计算出来的结果和matlab计算的结果不一样，不知道是什么原因。请知道的人指导一下，项目很急。万分感谢。

这个你可以参考altera提供的手册啊，altera的fft核还有4中工作模式，不同的模式对于外部信号的时序也是不一样的，建议根据手册自己写，其实很简单的