微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim 10.0d FEC coverage问题

modelsim 10.0d FEC coverage问题

时间:10-02 整理:3721RD 点击:
最近被这个覆盖路搞糊涂了。
测试一个or门
a_temp<='1';
      b_temp<='1';
     wait for  20 ns ;
      
      a_temp<='1';
      b_temp<='0';
      
      wait for  20 ns ;
      
      a_temp<='0';
      b_temp<='1';
      
      wait for  20 ns ;
      
    -- a_temp<='0';
     -- b_temp<='0';
      wait for  20ns;
最后FEC condition test 居然提示
a_temp 1和b_temp 1没有被覆盖到,覆盖率为0
这是怎么回事?是Bug么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top