微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus Error: DSP不够

quartus Error: DSP不够

时间:10-02 整理:3721RD 点击:
Error:Design uses 144 DSP blocks,but only 120DSP blocks are available in the device。
像这种情况要怎么处理啊?

恩,少用一点为,用逻辑或者,这个芯片比较低端,还差22DSP如果是比较大的位宽乘法时,估计处理起来麻烦,因为估计你的逻辑也不是太多。真不行少用一点。



    怎么少用啊?
我要怎么设置啊?

如果你没有单独调用IP的话可以综合成逻辑或者DSP。
你咋用上的就咋去掉(因为用上的方法有很多)。


代码里调用IP了,怪不得怎么设置都不对。
谢谢!

简单说,是乘法器不够,在不更换FPGA芯片的前提下,只能优化代码,比如提高时钟来减少乘法器个数之类的方法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top