微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DLL\PLL

关于DLL\PLL

时间:10-02 整理:3721RD 点击:
用VHDL实现数字锁相环,好象不会综合出什么特别的东西.为什么不能用CPLD实现.

关于DLL\PLL
好象有的不明白你说的话啊,PLL/DLL只是算法而已,实现也是用DFF、Counter这些完成啊。如果说有什么特殊的话,一般可能设计FIFO处理,这个也是可以用CPLD/FPGA实现啊,只是为了有效使用器件资源,可能需要一些较特殊的写法,这个Datasheet上可以找到。PLL起始只是要求组织好算法而已。DPLL一般会用小数分频实现,这个也是不困难的啊。
草草几句,贻笑大方了。

ddddddddddddddddd

学习了

顶,PLL本质上是一个控制系统。可以模拟、数字,甚至软件。
不过DLL(digital lock loop)确是可以很简单实现,算不上控制系统。

pll数字锁相环,分频倍频用的,比你编的程序好多了



   您好,想请教您下:DLL的滤波电容是不是比PLL的滤波电容要大很多?因为我看了一个DLL的文章说如果要降低抖动,电荷泵的充放电要小,而滤波电容要很大(看一篇文章是95pf)?而DLL中的三个抖动,周期到周期的抖动,RMS抖动,pk-pk抖动这三个用spectre如何仿真?怎么看结果?谢谢了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top