• · 关于取信号边沿触发的问题11-27
• · cadence ic610 running error11-27
• · CIC抽取滤波器11-27
• · 微电器件和工艺硕博的筒子们，大多都是转行的节奏吗？11-27
• · 单bit周期异步采样问题讨论，频率关系1：2？11-27
• · ALTERA 调用MODELSIM的问题11-27
• · modelsim 前仿时序分析11-27
• · 转让FPGA硬件开发板 and Xilinx 原装芯片11-27
• · ddr2颗粒的位宽都有哪些11-27
• · verdi 与 vcs 查看波形的问题11-27
• · Xilinx 的FPGA三个系列的异同点11-27
• · 忙乎了半年多，做FPGA设计兼职，有项目的朋友Q联系~11-27
• · spartan-6的mig生成的参考实例11-27
• · 请问Modelsim后仿出错的问题11-27
• · chipscope采样buffer满11-27
• · 求助：Quartus II 12.0 软件SignalTap II Logic Analyzer问题11-27
• · ISE中代码版本的自动管理问题11-27
• · 关于Altera PCI IP配置寄存器的设置问题。大侠请进。11-27
• · 在ISE中，RTL综合图中的连线有的是实线，有的是虚线，分别代表什么呢？11-27
• · FPGA 信号的时延问题11-27
• · 不要求速度只要求面积,能不能实现乘法器的分时复用？11-27
• · 求教各位前辈，大整数求余电路的设计方案11-27
• · 使用dracula做LVS的问题11-27
• · Primetime report_analysis_coverage结果中的out-hold/setup11-27
• · 请教一个时钟采样问题，谢谢11-27