• · 请问异步复位和同步复位的优缺点各是？11-27
• · 想做数字IC方向，但不知道怎么入门11-27
• · IC入门得学那些知识，高手们指点一下11-27
• · quartus2与modelsim的后仿真，求指教11-27
• · xilinx 例化IP RAM的问题11-27
• · xilinx 的工具 “data2mem” 在哪里，如何使用？11-27
• · 请教ALTERA FPGA的IO有没有延时模块，怎么用？11-27
• · 声音信号到来判断程序“跑死”11-27
• · 求助是什么原因？如仿真图，浮点除法器的输出结果错误11-27
• · verilog for语句使用11-27
• · HDL实现特殊加法器11-27
• · 各位大虾，有没有在linux64位里破解modelsim10的，恳请指教11-27
• · 安装Xilinx Ise13,.2和modelsimse10.1a11-27
• · 买了个FPGA开发板，不知道怎么玩。悲剧11-27
• · 如何用ALTERA的PLL输出差分时钟？11-27
• · 为什么parameter在Simulate Post-Place Route Verilog时不能用11-27
• · 关于nios 使用Using the NicheStack TCP/IP Stack的实例的问题11-27
• · 关于Xlinx FPGA外围时钟分配的问题11-27
• · 谁能给个用vhdl或者verilog写的关于浮点数运算的例子啊11-27
• · xilinx sdk 中如何生成download.bit11-27
• · 如何同时打开多个modelsim窗口啊...11-27
• · 求教！DSP模块基本问题：做fft蝶形运算时如何截位11-27
• · XILINX 例化 IP RAM问题11-27
• · 跨时钟域的异步信号交互问题讨论11-27
• · assertion problrem11-27