求助是什么原因？如仿真图，浮点除法器的输出结果错误

时间：10-02 整理：3721RD 点击：

浮点数4100_0000除以它本身结果应该是1，其浮点表示为3f800000，可为什么我得到这个数3fdfffc0,是1.75。
我也试过其他的数结果都不对。
我是用的是Quartus II 11.0 , ModelSim se 6.6d, altfp_div single precision (32bits), output latency 14.

上一篇：verilog for语句使用
下一篇：声音信号到来判断程序“跑死”

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器