关于Xlinx FPGA外围时钟分配的问题

各位大虾，小弟现在要做一块板子，上面有两颗V6，一颗S6。小弟粗算了一下，两颗V6、一颗S6各自需要一路时钟做系统时钟，然后两颗V6需要进行GTX通信，这就又需要至少两路时钟。那么总算下来至少需要5路时钟。每路时钟都是100MHz，电平要求2.5V。各位大虾，我的问题是，这5路如何产生，难道用5个晶振?还是用晶振+功分器?还是用时钟管理芯片?谢谢各位大虾！

单个100MHz晶振效果最好。晶振一出来就串一个电阻，后面走线不要分岔，一条线逐个经过5个时钟Pin即可。
鉴于GTX对Jitter的要求，晶振最好用名牌产品。

    多谢大虾！
这样连对晶振驱动能力是不是有要求，会不会晶振驱动不了?
还有，GTX需要差分时钟。我是直接用一个变压器单端转差分，还是别的什么办法?
多谢了！

当然是外部时钟由晶振提供。

    多谢大虾！
我知道用外部晶振。问题是用几个晶振呢?我现在需要这么多时钟，应该如何布线?

http://www.ti.com/ww/en/analog/clockdrivers/index.shtml?DCMP=Analog_signalchain_mr&HQS=universalbuffers-pr
看这个

高端的
http://www.onsemi.cn/PowerSolutions/product.do?id=NB7L1008M