求教各位前辈，大整数求余电路的设计方案
时间：10-02
整理：3721RD
点击：
本人近期要做一个大整数求余数电路，A/B=X.....R；要求求得的最终结果为R。其中，被除数A（256位）已知，除数B是上一级模块的输出（256位）。
模2
你说的模2是不是就是串行移位的除法器?
猜lz是做public key的加密算法。
看样子遇到了研究相同方向的了。
课题组研究ECC的，我原本设计了一个256位的无符号除法器电路，在xilinx ise XC4VLX15 平台，只能跑到90M。实在是有点不太满意，故而上来求助。
用并行的方式做啊
能不能说的更清楚点?谢了