ALTERA 调用MODELSIM的问题

建了两个完全一样的工程，工程中调用一以太网的IP核名字为ETH，在一个工程中编译仿真完全正常，
在另一个工程中编译正常，仿真却出现下面的错误！
** Error: (vlog-7) Failed to open design unit file "E:/HW/FPGA/HW/ETH.vo" in read mode
我真是奇了怪了，仿真是QUARTUS自动调用的，路径没有问题，别说汉字空格下划线都没有 ，
另外那个完全正常的工程中也没有ETH.VO这个文件，真不明白这是什么玩意！

常的工程中也没有ETH.VO这个文件，真不明白这是什么玩意！

.vo是Quartus为仿真产生的，通常在......\simulation\modelsim\目录中。