求助：Quartus II 12.0 软件SignalTap II Logic Analyzer问题
时间：10-02
整理：3721RD
点击：
使用Quartus II 12.0的SignalTap II Logic Analyzer对设计进行分析时，第一天使用还正常，但是第二天就出现了纠结的问题。
（1）问题的出现
在*.stp文件中添加新的信号，保存并重新全编译工程，出现如图所示的错误：
如果将*.stp文件删除重新编译，则不会出现图所示错误
求大家帮忙解决……
把添加的信号删了试试,有可能是资源不够
换13.0...
我还没有遇到这个问题 不会是破解的软件不稳定巴?