ISE中代码版本的自动管理问题

时间：10-02 整理：3721RD 点击：

大家好！向大家请教一个ISE中代码版本号管理的问题：
我的代码中有个reg是用于存放当前代码的版本号，当我的代码更改后，在ise中进行systheis或implement时，我希望这个reg的值是自动增加的，不知如何实现，请各位大拿帮忙解决一下，不胜感激！
据说可以用TCL脚本来实现，但是ise如何自动运行脚本文件呢?

上一篇：关于Altera PCI IP配置寄存器的设置问题。大侠请进。
下一篇：求助：Quartus II 12.0 软件SignalTap II Logic Analyzer问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器