system generator中如何实现倍频

在system generator中选择dcm模式后，可以倍频吗?
试验了几次，感觉好像没法倍频，因为要求simulink period 的设置不能超过系统clk，那如果要把输入clk倍频，该怎么来做呢?
这个dcm感觉只能分频了，要倍频该如何实现啊?
希望大家指点！

用一个上采样就行了 Up Sample

simulink period 只是在MATLAB中仿真需要设置的时间，和FPGA生成的CLK 没有直接关系