微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助 verilog 串并转换

求助 verilog 串并转换

时间:10-02 整理:3721RD 点击:
一个通信系统中,编码出来的数据是2048位【2047:0】,而进行调制的时候是一位一位往里进的,每隔8个时钟进一位,我该如何写,用普通的串并转换,因为用到一个2048位寄存器,报错说IO单元过多,该怎么解决呢 xilinx14.2 能导出编码后的信息吗?

嗯,设置虚拟管脚吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top