Modelsim后仿求助
时间：10-02
整理：3721RD
点击：
.13工艺，后端设计完成。
formality结果 正确 。
在modelsim中带着minsdf，带着smic13g.v进行后仿。仿出来结果不对。
STA出来是400MHz，仿真时跑250MHz，用minsdf都不对。
modelsim命令：
vsim -sdftyp /testbench/DUT0=.....simulation/asic_top_min.sdf work.testbench
不带sdf，带着smic13g.v进行网表仿真，+nospecify，会报：
Error：[vsim-3601] Iteration limit reached at time 10ns.
不带sdf，带着smic13g.v进行仿真，手工将smic13g.v中的specify都注释掉，仿真结果正确。
请问
1.在modelsim中选择sdf时，可以同时加载几个sdf，并且界面上可以选择为min、type或者max。
我只加载minsdf，选择为type，应该没有错吧?
2.由于设计的接口有异步时钟域，靠打多拍进行同步的。我在仿真时+notimingcheck或者+no_notifier，仿真出来结果还是不对。
无论频率设置为多低，出来都不对。
我怀疑是仿真设置的问题，求问大神，modelsim中后仿带sdf，应如何设置啊?
formality结果 正确 。
在modelsim中带着minsdf，带着smic13g.v进行后仿。仿出来结果不对。
STA出来是400MHz，仿真时跑250MHz，用minsdf都不对。
modelsim命令：
vsim -sdftyp /testbench/DUT0=.....simulation/asic_top_min.sdf work.testbench
不带sdf，带着smic13g.v进行网表仿真，+nospecify，会报：
Error：[vsim-3601] Iteration limit reached at time 10ns.
不带sdf，带着smic13g.v进行仿真，手工将smic13g.v中的specify都注释掉，仿真结果正确。
请问
1.在modelsim中选择sdf时，可以同时加载几个sdf，并且界面上可以选择为min、type或者max。
我只加载minsdf，选择为type，应该没有错吧?
2.由于设计的接口有异步时钟域，靠打多拍进行同步的。我在仿真时+notimingcheck或者+no_notifier，仿真出来结果还是不对。
无论频率设置为多低，出来都不对。
我怀疑是仿真设置的问题，求问大神，modelsim中后仿带sdf，应如何设置啊?
自己顶一下