微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx fir ip core 位数问题

xilinx fir ip core 位数问题

时间:10-02 整理:3721RD 点击:
请教各位,在xilinx fir ip核中,最终输出的位数是有什么决定的,为什么我输入数据是有符号的16位,系数也是有符号的16位,但是fir阶数不同,输出结果有时候是32位,有时候是33位甚至更多呢?

同问,求解答啊

额,这个,没有关系,你想多少位截低位就是了。不会有问题的。



   你好,问一下,比如要实现希尔伯特滤波器,输出的幅度与输入也不一样,该怎么处理啊?简单点说就是,用滤波器IP核后对其输出该怎么处理,除了截断,还有什么,谢谢了


如果是自己写的那就好好考虑,该咋处理跟你设计有关。但是如果是给出的核,那就截,不一样就不一样,就是一个系数关系。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top