微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera DDR2软核半速和全速问题

altera DDR2软核半速和全速问题

时间:10-02 整理:3721RD 点击:

在使用DDR2软核时有个疑问:半速的ddr2数据速率大于全速的数据速率



如图中所示,半速的maximum frequency要大于全速的maximum frequency,
按理说同一器件不论半速全速,ddr2数据速率应该相同啊,
难道我理解失误?

半速率和全速率是指DDR控制器接口的模式,半速率接口的数据位数宽度是全速率的一倍,半速率接口部分操作的速率是全速率的一半,现在的DDR芯片速率都很快,控制器的速率决定了DDR系统的速率,控制器在半速率的模式下能够更快的操作,因此一般情况下半速率的最大频率更高。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top