基于FPGA的8051内核管脚分配的一些问题。

时间：10-02 整理：3721RD 点击：

编译分析都已经通过，在检查管脚分配时报错：
Error: Following feature(s) of I/O pin ~ALTERA_ASDO_DATA1~ has invalid setting(s) in the configuration scheme ACTIVE_SERIAL when the pin is placed at pin location F4
Info: I/O feature 'Weak Pull Up' has an invalid setting. The setting should be ON.
求助，这个怎么改呀?

这个是quartus设置的问题吗?

lz，我也遇到了这个问题请问小编解决了吗?

上一篇：altera DDR2软核半速和全速问题
下一篇：我想计算一个多项式（xilinx verilog）

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器