微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 仿真遇到问题,高手给分析下什么原因,谢谢!

仿真遇到问题,高手给分析下什么原因,谢谢!

时间:10-02 整理:3721RD 点击:
用ncsim仿真,看waveform,停在某个时钟不动了,但是fsdb文件size一直在增加,一会儿就几个G,稍微多跑会儿,及几十G了。
不知道什么原因,哪位高手帮忙分析下,非常感谢!

估计陷入死循环了,是不是还有其它的时钟在运行,卡在while或者wait语句?猜测而已!

可能是 delta cycle 互相进入,导致时钟不进行。

可能是进死循环了。编译时加上-linedebug参数,仿真时感觉进死循环时,按下ctr-c,然后敲where,就可以看到是在哪里死循环。

死循环了。

有没有组合电路环路?

多谢各位,问题找到了。应该是delta cycle的问题吧,我在testbench里,同一个信号在不同的block里面有的使用“nonblocking assignment”,有的使用"blocking assignment",改了就OK了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top