mig 的使用
时间:10-02
整理:3721RD
点击:
我有大量的数据想要存在DDR3中,用mig来控制。生成了IP核,在用仿真example_design中的sim_tb_top模块时,却得不到有效信号出来(只有时钟信号有,其他信号都是不确定信号,就像下面的图。) 不知道是不是我哪块地方没设置好呢,还是。 求各位帮忙。分享下你们设计mig的经验
