• · 遇到个很尴尬的问题，求指教11-27
• · 源同步（source synchronous）的outputconstraint11-27
• · 请问各位前辈，调试设计的FPGA电路，需要什么设备？11-27
• · 我无语了，求高手11-27
• · 请教关于时序的问题11-27
• · set_multicycle_path可用为0吗11-27
• · 有关ISE仿真11-27
• · verilog写的门级d触发器做2分频用modelsim和ise仿真都无法出现波形11-27
• · LED-PWM调制11-27
• · 用FPGA做的DDS有毛刺11-27
• · 两个时钟clka,clkb，通过sel信号2选1。处理方法探讨。11-27
• · 如何让ISE根据约束自动添加iodelay来满足时序关系11-27
• · VHDL编程问题11-27
• · 为什么数字设计大家都用 DC＋VCS，而不用NC＋RTL COMPILER／GENUS ？11-27
• · 用ise和modelsim做系统时序仿真，单比特数据的问题11-27
• · 请教个小问题11-27
• · 代码求助！11-27
• · DDR3在write leveling步骤出错11-27
• · ISE引出时钟信号时报错11-27
• · 在算式里先用乘法在用除法最后的结果错误为什么11-27
• · 前几天MTK面试题，两DFF中间加LATCH，分析建立保持时间？恳请大神指点11-27
• · 求一个DDR的控制器例子11-27
• · 一直都不太明白Verilog不完整的if语句会产生锁存器，前辈筒子们杀进来。11-27
• · 一个sv assertion的写法11-27
• · ISE综合时inout信号被优化掉11-27