DDR3在write leveling步骤出错

fpga用的是xilinx的xc6vlx240t-ff1156，外挂4片16位DDR3（MT41J128M16HA-15E），组成64位。现在调试的时候一直在write leveling步骤出错，导致芯片无法初始化。硬件电路时别人做的，我不知道DDR3的管脚分配是不是有问题。求助下大家，给点建议，谢啦。这是UCF。DDR3跑在400M，参考时钟200M。不胜感激。

1. 是否要將DDR3 800降頻跑成DDR3 666/400 作測試, 確認是否跟Layout有關
2. 或者先測試單一個16bit的DDR3, 確認是否每個都正常

降頻跑

你好，我想问下DDR3有最低频率限制么?在生成MIG核时，频率最低是303MHz,这是它的最低频率么?

   

我以前调试DDR的时候也有这个疑问。
发个图片给你看看，其实是有最低频率的，特别是DDR3，使用了DLL，频率太低会lock不上的。

这个文档叫什么名字?

   就一个普通的DDR3的datasheet。

请教小编，v6带ddr3有bank要求吗?
我也用的xilinx的xc6vlx240t-ff1156，挂了4片ddr3，现在编译不过去，原理图没有考虑bank问题，是不是有bank要求啊
多谢！

你可以把DDR3部分的UCF拿到MIG IPcore的界面去验证一下。