ISE引出时钟信号时报错
时间：10-02
整理：3721RD
点击：
刚开始用Xilinx FPGA和ISE开发环境，用counter做了一个简单的时钟分频，其中一个信号sclk_out(3)引到了内部模块和外部的pin脚上，但是在Impletement Design， translate这一步报错。
ERROR:NgdBuild:770 - BUFG 'XLXI_14' and BUFG 'XLXI_14' on net 'sclk_out<3>' are
lined up in series. Buffers of the same direction cannot be placed in series.
ERROR:NgdBuild:924 - input pad net 'sclk_out<3>' is driving non-buffer
primitives:
如果信号只引入内部模块， 编译可以通过， 所以怀疑不能引入到外部pin脚上，加了BUFG，错误没有变化。或者是我实现的方法不对? 请问一下是否有办法可以同时将分频的时钟给内部模块使用，并且输出到外部的管脚上?
谢谢
ERROR:NgdBuild:770 - BUFG 'XLXI_14' and BUFG 'XLXI_14' on net 'sclk_out<3>' are
lined up in series. Buffers of the same direction cannot be placed in series.
ERROR:NgdBuild:924 - input pad net 'sclk_out<3>' is driving non-buffer
primitives:
如果信号只引入内部模块， 编译可以通过， 所以怀疑不能引入到外部pin脚上，加了BUFG，错误没有变化。或者是我实现的方法不对? 请问一下是否有办法可以同时将分频的时钟给内部模块使用，并且输出到外部的管脚上?
谢谢
全局始终不能引出到pin
恩 我也发现了，应该是我用的buff不对， 改了OBUF，编译就通过了
时钟最好不要引出吧，对时钟网络也不好呀