微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教个小问题

请教个小问题

时间:10-02 整理:3721RD 点击:
请教这两段代码的综合结果一样么?功耗一样么?
reg [12:0] c;
always@(posedge i_clk or negedge i_rst_n)
if(~i_rst_n)
c <= #UDLY 'h0;
else if(v_blank)
c <= #UDLY b;
else
c <= #UDLY a;

reg [12:0] c;
always@(posedge i_clk or negedge i_rst_n)
if(~i_rst_n)
c <= #UDLY 'h0;
else
c <= #UDLY (v_blank)?b:a;

像我这种半路出家的,一直认为是一样的,因为即使不一样,我也太不关注。

一样。
都是i_rst_n接FF的复位端, a和b用v_blank选一下然后进FF的D端



   是的,果然一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top