• · DC库文件设置问题11-27
• · 新手求助NC_verilog的仿真问题11-27
• · 帮我看看哪里错了11-27
• · INPUT PIN TO INPUT REGISTER DELAY怎么用11-27
• · ALTERA 可用RAM的问题11-27
• · 请问低功耗设计upf中定义的低功耗单元，例如retention cell，是synopsy库中带的吗？11-27
• · 请教以太网PHY芯片88e1111的寄存器配置问题，谢谢！11-27
• · vivado AXI DMA 使用问题11-27
• · timing分析求助11-27
• · DFT求助11-27
• · 求教一个问题 altera quartus11-27
• · 求助：quartus II使用ddr3 IP核，综合时出错11-27
• · quartus关于管脚约束11-27
• · 关于modelsim后仿真11-27
• · 做芯片设计的必须要名校吗？最好是硕博？11-27
• · 同步时钟下fif空满判断11-27
• · simple Dual_port RAM没有输出数据，求助！11-27
• · FIFO使用技巧11-27
• · 有人用过Xilinx的Zynq-7000系列的SOC吗？请教一个问题。11-27
• · 请教verilog的case语句11-27
• · signal tap 抓信号问题？11-27
• · 基于fpga的车牌定位11-27
• · 急急急~~~麻烦大大们来看看~~用Quartus II9.0自带仿真工具仿真出现的问题11-27
• · 数字IC或者模拟IC设计的难点在哪？11-27
• · FPGA仿真器连接问题11-27