微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > timing分析求助

timing分析求助

时间:10-02 整理:3721RD 点击:



上图所示的是在altera timequest中对一条路径进行的timing分析,让我比较异或的是图中红线框中的内容,uTsu明明是寄存器的建立时间,在分析data required time的时候不应该是减去这个uTsu吗,为什么工具却是加上了uTsu了呢?

别沉呀,大牛快出现!

是负的 uTsu 吧。网上很多这个话题。

http://blog.chinaaet.com/riple/p/3620

上一篇:DFT求助
下一篇:vivado AXI DMA 使用问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top