quartus关于管脚约束

求教大家一个问题，关于fast output enable register,以及fast output register，fast input register,这三个管脚约束的作用，以及约束方法，关于这个的资料，网上比较少，请问能不能把这三个都添上，比如sdram dq口，这是一个三态口，我在管脚约束中是否可以把这三个都加上，

，我的理解是output enable就是三态管脚，output就是输出，input就是输入。