• · FPGA 发热11-27
• · 关于ISE软件的增量编译技术疑问？11-27
• · TCL 与Perl 在IC 设计中的应用11-27
• · 请教关于FPGA配置文件的问题11-27
• · chipscope能否存储波形文件？11-27
• · XILINX原语IODELAY11-27
• · FPGA上电顺序的问题11-27
• · vivado debug11-27
• · vivado时序报告11-27
• · 想用Xilinx Kintex-7 FPGA KC705与型号为FMC150的ADC连接使用11-27
• · quartus中soft传输门与wire传输门的区别11-27
• · verilog除法问题11-27
• · 请教一个时序约束的问题11-27
• · LFSR的电路结构与多项式问题？11-27
• · 请问如何写pcie的testbench？这一两年在做交换机，驱动更不是fpga工程师写11-27
• · 如何使quartus在编译时将DSP的乘法器优化成LE单元11-27
• · 请教Verilog高手关于位拼接运算符的问题11-27
• · RGMII接口求助11-27
• · xilinx pcie ip仿真 trn_link_up一直不通11-27
• · Xilinx 以太网 1G PCS/PMA 或 SGMII IP LogiCORE™求助11-27
• · 千兆以太网sgmii模式11-27
• · 大话DC的setup time与hold time11-27
• · 请教一下，这段代码是什么算法（听说是HILBERT）11-27
• · 关于verilog中多个module的疑惑11-27
• · 懂蓝牙的大神帮助一下11-27