如何使quartus在编译时将DSP的乘法器优化成LE单元

时间：10-02 整理：3721RD 点击：

我的代码中采用了好多“*”来实现乘法功能，举例：代码y=a*b。在编译优化结果中发现采用的是DSP的18*18比特乘法器来实现的，结果导致DSP乘法器的数量不够。听说可以通过某些设置将乘法器转换成LE逻辑单元来实现，这样就可以减少DSP乘法器的使用，哪位高手给说一下如何设置乘法器在编译中以LE为主。本人不想调用IPM_MULT核来实现，谢谢大家。

你是应该调用IPM_MULT的

上一篇：请教Verilog高手关于位拼接运算符的问题
下一篇：请问如何写pcie的testbench？这一两年在做交换机，驱动更不是fpga工程师写

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器