RGMII接口求助
时间：10-02
整理：3721RD
点击：
现在在弄RGMII接口，外部输入FPGA的rgmii接口时钟和数据边沿对齐，没有办法用PLL对时钟进行相移，想要准确的采样到数据，各位大牛有什么办法?
时序约束，RGMII不就是双沿采样吗。
这个是边沿对齐，而且是双沿，没有相移，只是时序约束怕是做不到吧?
肯定能做到，时序约束不就是干这个的吗，我们这边用RGMII都是这样用的，很简单，相信我。
求指导啊！set_input_delay，和set_multicycle_path这怎么约束啊！这样约束过单没有实现