• · 中国高科技行业现状11-27
• · 刚装好ic610，启动时无法访问.cdsinit文件，请各位帮忙分析一下11-27
• · 数字小白求助11-27
• · set_multicycle_path 不成功11-27
• · 门级仿真求助11-27
• · quartus的后仿问题11-27
• · 建立时间、保持时间、建立余量、保持余量的理解11-27
• · 请教FPGA识别条形码黑条宽度11-27
• · 之CRC循环冗余校验的原理与算法11-27
• · FPGA中如何得到一个输入时钟的2分频同步时钟11-27
• · vivado implementation 过热11-27
• · Xilinx FPGA 综合报错11-27
• · ISE中chipscope打不开11-27
• · AEC-Q100-009 ELECTRICAL DISTRIBUTIONS ASSESSMENT11-27
• · 使用actel libero的Modelsim进行后仿的问题11-27
• · 自己画一块k7 的板子可行吗？ 速度不高11-27
• · RS485总线应用与选型指南11-27
• · 请教dc中verilog代码参数传递的问题11-27
• · 请大神推荐一块内嵌ARM的FPGA开发板11-27
• · Ubuntu14.04安装DC2012的问题11-27
• · ISE调用DDS IP核生成正弦波有问题11-27
• · 8b10b，请教11-27
• · 问个没人能说清楚的问题， 赛灵思FPGA：XC6SLX45逻辑规模大？等价于多少系统门？11-27
• · 国产示波器ADC芯片和国产信号源DAC芯片！11-27
• · DVCon中国区会议征文11-27