使用actel libero的Modelsim进行后仿的问题

时间：10-02 整理：3721RD 点击：

如题，使用Libero设计，后仿报vsim-sdf-3250 failed to instance top_0和vism-sdf_3894的错，一共只有这3个error（2个3250,1个3894错误），我想问一下有人知道libero对这个错误要怎么调整吗?
我也是第一次用，周围人也都没用过，我看有的帖子说是因为testbench里有模块调用，但如果不调用模块，要怎么测，我top层只是对二级模块进行连线而已，如果有解决方法请联系我，谢谢！

上一篇：自己画一块k7 的板子可行吗？速度不高
下一篇：AEC-Q100-009 ELECTRICAL DISTRIBUTIONS ASSESSMENT

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器