Xilinx FPGA 综合报错

报错信息如下：
HDLCompiler:1654 - "C:\......\XXX.v" Line 107: Instantiating <XXX> from unknown module <ABC>
其中ABC是添加到.v文件的IP核，请问一下大家要解决这个问题应该修改ISE工程目录下的哪些文件呢?

截图或者贴出来那块的代码看看

这个是实例化部分

这个是报错信息

IP核 你就添加他生成的对应的.xco文件啊，别添加.v文件

fft是IP核的名字么?工程目录截个图

工程目录如上所示，用的是.xco文件

截图在6楼，工程里用了FFT和锁相环两个IP核，但FFT综合报错而锁相环正常

pll 没有问题，说明你可以正确添加IP core，那么为什么fft会有问题呢?是否二次编辑过fft，导致有些端口没了，但是你例化的module没有及时更新导致端口对不上，so cannot find module，总之应该是不够认真导致的问题吧。

FFT IP核有修改过，我新增了一个端口，然后regenerate，跑仿真没问题，端口的映射也检查了很多遍，附上IP核端口和我的实例化端口：

    你的FFT IP 怎么是VHDL的?你从verilog文件里直接实例化VHDL实例，我感觉不通，你在生成IP的时候语言选择verilog呀

:)

好像是可以在verilog中直接例化VHDL实例

如果你的lcd_driver调用fft的端口与fft.v端口一致，然后编译还说找不到module，那你直接就写个顶层外挂一个fft.v试试看

最好用同一种语言

IP核需要添加xco文件，如果还是不行建议重新建一个IP核，也没那么多事