• · 怎样控制altera的以太网IP核呢？11-27
• · 有谁比较懂Xilinx中的BUFGMUX原语11-27
• · 同步FIFO数据延迟1t设计问题11-27
• · signalTap采集数据不准确的问题11-27
• · FPGA现在是不是挺火的？遇到好多学习的11-27
• · 突然想听听大家关于ise和quartusII的讨论11-27
• · 想问下数字IC前端中的integration和flow是什么11-27
• · USB 2.0 audio class是什么概念，软件层面还是硬件层面的概念11-27
• · 求助win10安装ise14.711-27
• · 有参加过大学生集成电路设计大赛的吗11-27
• · 大虾请进：modelsim do 文件中老是看到 log -r /*11-27
• · 如何保证高速时钟的信号线输出正确11-27
• · 为什么差分信号不能设置drive strength？11-27
• · 在Double Data Rate时，STA为什么知道检查哪个edge？11-27
• · RTL视图中的加法器的位宽多一位11-27
• · 求助：如何将一个压缩文件写入ｆｐｇａ控制的ｆｌａｓｈ存储器里？11-27
• · 菜鸟询问关于AHB总线中Burst传输的问题11-27
• · 新手求助NgdBuild 924错误11-27
• · 奇数分频11-27
• · DC综合时序报告~求大神指教11-27
• · 怎么在新版本的multiply IPcore中引入握手信号11-27
• · FPGA partition: feed-through signal是什么意思呢？11-27
• · 请问这种题含有时序延迟的题应该怎么设计11-27
• · 如何仿真包含了其他文件的verilog模块？11-27
• · PCIEGen3 ipcore11-27