有谁比较懂Xilinx中的BUFGMUX原语

在设计中不得不使用BUFGMUX原语，来根据不同模式选择不同的时钟，但是使用中有个疑问：假设clk_out是clk1和clk2进行选择后的时钟，clk1的周期约束为period1，clk2的周期约束为period2，那么在ISE进行布局布线的时候，clk_out参考的是哪个周期约束呢?是选择最紧约束还是完全不对其进行约束呢?

小编搞清楚了吗，最近也碰到这个问题。

用BUFGCTRL 不用约束  控制S端口

两个时钟是来自同一个mmcm吗

个人认为应该是按照最紧约束。

其实周期约束，真正有效的时候，是用在一些资源占用很多的高速场合。如果资源占用少，可以不约束

   按照紧的约，输入输出都约，看看结果。不约不行，即使资源不多。ISE按照最紧时序，很容易 出问题

   小编，想问下，如果在xilinx中涉及时钟2选1，是不是必须用bufgmux原语，直接用assign选择不行?

最近也遇到同样的问题，不约好像不行，会出问题。最后用其它办法绕过去了。但还想想看看clk mux，最终怎么解决好。

看最后的report， 好像是按频率最快的做约束。
BUFGMUX 的 输出是直接连FPGA 中的快速线的，它们有专门的路径通向个个同步逻辑。　最好用它做２选一。
其实　BUFG　和　BUFGCE　就是由　MUFGMUX　实现的。