微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 同步FIFO数据延迟1t设计问题

同步FIFO数据延迟1t设计问题

时间:10-02 整理:3721RD 点击:
请问各位大神,
假如FIFO使用记忆体输出资料延迟1t,
有一个下级满出(FULL)的线,
那需要什么设计才能使用FIFO连续流出数据不降速且不丢失数据,
使用异步握手会使速度下降两倍

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top