微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > signalTap采集数据不准确的问题

signalTap采集数据不准确的问题

时间:10-02 整理:3721RD 点击:
例化了一个ROM,32K大小,位宽16bit,60Mhz不停地从ROM中读数据,用signaltap读取和MIF文件对比发现部分数据错误,经常有一位数据不对,相比应该是时序的问题,怎么解决呢。

我原来也是例化ROM,同一地址写数据,马上读出来都是错的!一直没搞清楚

可能是这样:数据本来是正确的,只是signaltap中的sample clk没有正确的采样。

如果确认没有时序问题,首先确认错误是跟着板子走,还是版本走。如果跟着版本走,建议自己在ROM中加奇偶校验位确认是采样问题。还是数据本身就有错。如果跟着器件走,需要约束rom到其他位置看看

你signaltap用的什么时钟?也是这个60M?

如果认为是时序问题:
1.相同的时钟域采数。
2.采样时钟要进行时序约束,并检查时序分析报告。
3.采样深度降低一些,减少资源的使用量,有利于时序的收敛。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top