RTL视图中的加法器的位宽多一位
时间：10-02
整理：3721RD
点击：
module omg_module(Q);
output [7:0]Q;
reg [4:0]A;
reg [4:0]B;
reg [4:0]C;
always @(*)
begin
A = 5'd0;
B = 5'd1;
C = 5'd3;
end
assign Q = A + B + C;
endmodule
RTL视图中的加法器的位宽多一位，变成了6位，请教这是为什么
output [7:0]Q;
reg [4:0]A;
reg [4:0]B;
reg [4:0]C;
always @(*)
begin
A = 5'd0;
B = 5'd1;
C = 5'd3;
end
assign Q = A + B + C;
endmodule
RTL视图中的加法器的位宽多一位，变成了6位，请教这是为什么
可以当作是预留进位位, 如果加上signed属性可以看看有符号数据运算电路, 多试试就熟悉了