微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大虾请进:modelsim do 文件中老是看到 log -r /*

大虾请进:modelsim do 文件中老是看到 log -r /*

时间:10-02 整理:3721RD 点击:
大虾请进:modelsim do 文件中老是看到  log -r /*
这个命令有什么用啊?
英文的手测也看过了,还是一知半解的,有人指点一下迷津就好了。
先说一声谢谢了!

自己顶一下!

对所有的信号记录,运行这个命令后即使在仿真前没有把信号加入wave窗口,仿真完成后直接加入wave窗口就可以查看波形,比较方便,但是缺点是当工程较大和仿真时间很长时仿真速度较慢,占用内存也较大。


劳烦小编回我,多谢了!
不过,我以前认为仿真的时候加这个参数 vsim  -voptargs="+acc"
实现可以添加任何信号的功能的。
那它和 log -r /* 有什么区别吗?
这2个命令都是为了方便调试用的。

我说的你理解错了,+acc意思是设计中所有的信号都提供入口,可以观察,而log命令的意思就是在运行仿真的时候信号不用加入wave窗口在开始仿真后直接可以看波形,意思就是他记录了所有的信号波形,类似于debussy中的fsdbDump这个命令。



    如果有 log -r /* 而没有 +acc 会怎么样?
还能像debussy一样,把自己想看的信号拖到wave窗口看吗?

没有acc可能有一些信号你看不到。



    小编果然给力啊!

小编很给力啊,不错的。

小编厉害啊

顶一个

谢谢那位哥们的解答!

正解正解正解正解正解

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top