set_multicycle_path 不成功

DC综合报告如左图所示，由于其中efuse模块的输出需要多个时钟周期，设置了multicycle_path
具体设置为： set_multicycle_path 20 -from i_efuse_ctrl/i_efuse/efuse_acc_rd/rd_st_gen/register_negedge/clk
- to
i_efuse_ctrl/i_efuse/rd_data_gen/register_posedge/d
但设置之后时序报告却没变化，求高手解释下~

   我一般set_multicycle_path 都会设-setup （20）和-hold（19）两条约束，不知道你这样默认20个cycle是否能约束上。

   多谢啊，   不过我刚按你的方法设置了hold，综合的报告中应该还是没约束上。

不明觉厉

不明觉厉

需要进一步查看一下flase path的设置，这一类设置具有贪婪性

小编解决了吗，我也碰到了这种问题，明明我设置上了，但是还是报出timing violation