signal tap 抓信号问题？

时间：10-02 整理：3721RD 点击：

自己将FFT的输出数据存储在SRAM中，接着再读出来输入到FFT中，如果用signal TAP抓信号时设置采样深度1K会产生读出SRAM数据错误，但是设置为2K就不会产生错误，发觉自己电路好像不稳定，这个会不会和SRAM的时序有关，或者FFT有关，或者自己写的控制部分有关，系统时钟50M，用的DE2-115板子！求大神指教！

上一篇：基于fpga的车牌定位
下一篇：请教verilog的case语句

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器