simple Dual_port RAM没有输出数据，求助！

时间：10-02 整理：3721RD 点击：

最近做的FPGA工程里面调用了ISE里面simple Dual_port RAM核，将1665个有符号数按照一定的顺序写进去，然后输出，但是仿真的时候发现没有任何数据，写使能，写地址、读使能、读地址等控制信号都检查了，还是没有输出，不知道为什么，
想求大神支招，是不是这个simple Dual_port RAM核有什么讲究啊?

额的有数据，嘿嘿，可惜晚了3个周期

Altera公司的Quartus参数化模块

simple dual port ram 请问一下你搞出来没

你看看是不是同时读写了?

我写的也是，输出数据一致为0

有没有把simple dual port ram 的初始化文件,网表文件放到仿真目录下?

有没有用到simple dual port ram输出成功的例程啊，想比较一下，看看自己是否是程序写的方式不对?

上一篇：FIFO使用技巧
下一篇：同步时钟下fif空满判断

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类