前几天MTK面试题，两DFF中间加LATCH，分析建立保持时间？恳请大神指点

坐等大神！

latch的enable信号是用clk产生的脉冲吗

http://bbs.eetop.cn/thread-273118-1-1.html
希望有用

http://blog.sina.com.cn/s/blog_6f36f4fb0100n3nt.html

http://blog.sina.com.cn/s/blog_6f36f4fb0100n3nt.html

http://blog.sina.com.cn/s/blog_6f36f4fb0100n3nt.html

    对的

   多谢！在学习

http://blog.sina.com.cn/s/blog_6f36f4fb0100n3nt.html

          大神，能具体讲一下吗?

DFF2应该保持寄存器的特性，与平常无疑，Latch是按照自己的setup从1个cycle变为1.5个cycle，hold变为0.5个cycle这样就与时钟频率相关了。