求一个DDR的控制器例子
时间：10-02
整理：3721RD
点击：
最近在调试一个关于DDR的，看了好多资料，还是不太懂得，所以想看看大神们是怎么做的，我用的Altera四代芯片，没有现成的IP使用，哪位大神有做过的，求指点啊！
最近也刚开始做这个，也有很多问题不清楚。不过在Xilinx中有提供一个MIG的IP核，该IP核就是DDR控制器；那么Alter上肯定也有相应的IP核
有相应的群来讨论么
这是基础IP呀，Altera不可能没有吧?
看DDR芯片文档，下个ddr的仿真model仿真慢慢调，相信自己应该没问题的。不过没有phy的话频率会差点。告诉你个捷径就是下个altera sdr的verilog然后把它改成ddr，只需要改data_path。当然你不想自己改还可以参考Verilog_HDL程序设计实例详解中的第9章，最好还是自己改，这个书上的我没试过，做个玩具应该够了。带宽什么的以后考虑吧
做这个的时候可以好好学学SDC约束。
为什么不直接用IP core，自己写的话需要写PHY，还需要写控制器模块，比较复杂
是大神就自己写，一般人还是用现成的IP吧，用好了IP也能学到很多东西。
DDRn IP
你确定是自己写DDR control的IP?
有难度