如何让ISE根据约束自动添加iodelay来满足时序关系

这两天在弄一个Flash的DQS和DQ的约束问题，由于读取时DQS和DQ是边沿对齐的，需要将DQS挪到DQ的中间。
现在的解决办法是先通过OFFSET IN约束，然后在时序报告中查看需要对DQS进行多大的延时才能满足时序关系，最后再自己手动对DQS添加一定的延时（比如过IODELAY，或者通过其它的时钟BUF）
在Quartus中，只需要告知软件当前信号的时序关系，也就是进行时序约束，软件会自动给你插入延时（走线或者延时单元）来满足时序关系。
但是在ISE中只能手动来修改，请问各位大侠是ISE本身只能这样，还是有什么地方需要设置，谢谢...
感觉每次都自己添，太麻烦了...

没有人响应吗?

请问怎么看时序报告来知道延时啊?

你的做法是正常流程，要么对采样时钟调相，要么对数据IODELAY调节。
对同一个项目来说，每次调好应不会发生大变化了啊，相对来说工作量并不算大。

   资料非常不错，很喜欢

看看有更好的办法没，我也是这么做的，官方的例程也是这么约束的

   请问一下是官方的哪个例程

?没有继续响应的

   请教个问题，边沿对齐的双沿触发，你是怎么进行时序约束让他中心对齐的?还有哪个IODELAY具体是怎样用的，帮帮忙弄了很久了