• · 请问数据缓冲之后综合频率下降的原因11-27
• · 装了个mmsim10。1 请问仿真的话 点那个啊11-27
• · xilinx spartan6,MCB读写DDR2 问题求教。11-27
• · 仿真出来的逻辑电平求教11-27
• · latch的setup and hold time violation11-27
• · modelsim中如何将仿真波形保存为图片格式的文件11-27
• · 在ISE10.1中tb调用 modelsim，说找不到编译库？怎么解决？我用的FFTs的IP核11-27
• · 求助，在进行MODELSIM仿真时报错了！拜托的，越快越好.11-27
• · 用Xilinx12.2与ModelSim仿真时出现的问题11-27
• · smartxexplorer 如何用11-27
• · LPM_ADD_SUB 与 ALTFP_ADD_SUB差异？11-27
• · FPGA实现肖峰算法11-27
• · 请问谁知道Synopsys的DFT Compiler哪有的下载啊？小弟急用啊11-27
• · ubuntu 11.04 x64 下安装synopsys DC 求助11-27
• · FPGA视频采集相关问题11-27
• · ise 14.2 license 过期11-27
• · 时序分析 关于skew 求人解答！11-27
• · 前端设计求教11-27
• · 如何产生延迟11-27
• · xilinx platform usb一代下载线支持viretex 6 fpga吗？11-27
• · ISE怎样控制create schematic symbol生成模块引脚位置11-27
• · 新手做RGMII接口，请教个问题。请高手指点！11-27
• · 谁有dsp builder 9.0的教程啊 求共享11-27
• · i2c_slave起始条件和结束条件11-27
• · verilog中关于端口声明的一点疑问11-27