• · set_ideal_network无法在pin上设置的问题11-27
• · spartan 6 dcm core 输出的第2个时钟为啥只能1倍频或分频11-27
• · 有人会用verilog编写出基2的64点FFT和IFFT。急求。有酬金。11-27
• · gmake 命令的应用11-27
• · 加法器，乘法器到底有什么用？11-27
• · ahb hreadyout信号问题11-27
• · DC多核运行11-27
• · 加入延时模块后，时钟不见了11-27
• · 一个有关于case语句的问题11-27
• · Xilinx Chipscope11-27
• · 网表仿真时状态机的state的state总是z状态11-27
• · offer比较：synopsys和marvell11-27
• · 在两个分开的Always语句中，类似的语句怎么输出结果步一样？11-27
• · 这个问题难倒了很多人，关于时序约束11-27
• · DC综合后看输入到输出的延时11-27
• · 请问哪里看综合后门的总数呢11-27
• · loop语句11-27
• · 求推荐好用的文本编辑器11-27
• · 关于时钟提取11-27
• · 键盘扫描时使用CASE语句产生的奇怪问题11-27
• · 跨板阻抗匹配的问题11-27
• · xilinx 和 altera高端产品对比11-27
• · DDR II调试不知道怎么着手？跪求调试步骤！11-27
• · altera 使用partition后资源不够11-27
• · 请叫一个FPGA不稳定的问题11-27