• · FPGA 讨论区最近不够活跃，急需补充新版主来参与管理11-27
• · 怎样用FPGA开发板实现AES加密算法11-27
• · 又来问个dc综合中module的问题了11-27
• · verilog：warning： tristates replaced by pull-up11-27
• · 关于ISE11.1中的一个警告11-27
• · 救命啊！急急急！11-27
• · about input delay11-27
• · Create Generated Clock 找不到 net 线怎么处理？11-27
• · keil c51调试器问题11-27
• · 不同相位的时钟11-27
• · ise不加约束，综合报告(资源使用、最高时钟)有意义吗11-27
• · 一个简单的verilog程序，小数能直接赋值吗11-27
• · VHDL的变量赋值11-27
• · 求问ISE原理图设计中如何截取一段总线的一部分组成新的总线11-27
• · FPGA设计思想的异同11-27
• · FPGA不要时钟可以工作不？或者说不外接时钟，可以内部通过延时取反电路生成时钟吗？11-27
• · 关于signaltap的问题11-27
• · ISE里能将原理图转为verilog文件吗11-27
• · 交叉时钟域的MultiCycle约束问题11-27
• · 半带滤波器用多相实现11-27
• · 你从eetop下载的资料认真看了多少？11-27
• · 有没有什么工具可以帮助快速改动代码的hierarchy？11-27
• · Cadence 仿真总线选择报warning11-27
• · 是否可以通过软件设置，让array型信号综合后使用M4K资源呢？11-27
• · 请问Identify工具的IICE parameter？11-27