微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于ISE11.1中的一个警告

关于ISE11.1中的一个警告

时间:10-02 整理:3721RD 点击:
各位高手:
      几日在运行工程时发现有一个警告,是在map时出现的,不知道这个警告可不可以忽略,如果不可以忽略,应该从哪些方面改呀?警告如下:WARNINGIT:176 - Clock buffer is designated to drive clock loads. BUFGMUX symbol "physical_group_C1/cntrl0_clk_tb/C1/IP1/infrastructure_top0/clk_dcm0/BUFG_CLK0" (output signal=C1/cntrl0_clk_tb) has a mix of clock and non-clock loads.
   The non-clock loads are:
   Pin I0 of C1/IP1/infrastructure_top0/cal_top0/tap_dly0/l0
   大家帮帮忙,谢谢了

check一下你的physical_group_C1/cntrl0_clk_tb/C1/IP1/infrastructure_top0/clk_dcm0/BUFG_CLK0,这个clock输出没有用做clock,检查一下吧,是否用来做数据,而不是用来做clock。

参考一下。谢了。

也遇到了这样一个问题,请问高手如何解决呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top