• · 片内需要一个128MHz时钟，如何产生？11-27
• · fpga 兼有上电复位和按键输入复位如何做？11-27
• · 用modelsim仿真除了看波形正确与否外还要别的方法看结果是否正确么？11-27
• · spartan-6 pcie DMA传输11-27
• · xilinx map 问题11-27
• · 求指导debussy使用时遇到的问题11-27
• · 问verilog:阻塞和非阻塞赋值的顺序问题？11-27
• · 求助，哪位大侠ZYNQ7使用Platform Cable连接板子的资料。11-27
• · quartus Ⅱ求助11-27
• · 可置数的减法计数器11-27
• · 请问I2C为什么是400Kbit/s？11-27
• · 减法计数器11-27
• · 可变计数器11-27
• · systemverilog二维数据赋值11-27
• · ISE14.1大小有6个GB之巨，安装完成需要16GB之多，怎么办啊11-27
• · ALTERA DDR2仿真求帮忙11-27
• · 求购h.264编码解码器，最好是verilog11-27
• · nlint检查verilog代码时的报错11-27
• · Xilinx器件调试 iMPACT软件使用出现了问题11-27
• · 如何用简洁的方法实现功能多路相同逻辑的同时触发11-27
• · FPGA生成LVDS宏模块问题11-27
• · 求助：ISE中启动MODLSIM前仿真时出现的波形怎么是GSR、glbl之类。11-27
• · 时序仿真的时候出了点问题，请教各位11-27
• · 阻塞与非阻塞赋值的问题11-27
• · 实际应用中非阻塞赋值问题11-27